Commit Graph

7 Commits

Author SHA1 Message Date
9b96c5b547 riscv64: switch process (#678)
* riscv64: switch process

* fixname
2024-03-31 22:53:01 +08:00
70f159a398 riscv64: 添加flush tlb的ipi (#636)
* riscv64: 添加flush tlb的ipi

* update triagebot
2024-03-21 21:35:39 +08:00
5c4224e5a8 在riscv上实现异常处理,能够进入异常处理程序 (#564) 2024-03-08 23:23:06 +08:00
338f690326 riscv: 初始化irq (#560)
完成riscv的irqchip初始化的代码。

这是该功能的第一个PR。由于还需要实现timer驱动才能测试,因此该功能将会通过2~3个PR来完成。
2024-03-05 17:22:04 +08:00
e28411791f 完成中断管理模块重构 (#554)
- 支持中断共享
- 把现有驱动程序移植到新的irq模块
- 使用`ProcessorId`标识处理器id
- 尚未实现threaded_irq

性能上,edge irq flow handler里面,对于锁的使用,可能有点问题。为了获取/修改common data还有其他几个结构体的状态,进行了多次加锁和放锁,导致性能降低。这是接下来需要优化的点。
2024-03-03 16:31:08 +08:00
d14e28a8a9 riscv: 使用sbi-rt库完成SBI操作 (#510)
未来的其它SBI操作也将使用sbi-rt

Signed-off-by: Zhouqi Jiang <luojia@hust.edu.cn>
2024-02-07 11:38:15 +08:00
4fda81ce81 使得DragonOS kernel 能为riscv64编译通过(尚未能启动) (#457)
* 使得DragonOS kernel 能为riscv64编译通过(尚未能启动)

* 修正了系统调用号声明不正确的问题,同时添加了编译配置文档
2023-11-25 12:07:39 +08:00